PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-036553

(43)Date of publication of application: 17.02.1988

(51)Int.CI.

H01L 27/04 G06F 15/60 H01L 21/02 H01L 21/82

(21)Application number: 61-180543

(71)Applicant: NEC CORP

NEC IC MICROCOMPUT SYST LTD

(22)Date of filing:

30.07.1986


(72)Inventor: INOUE TOMOKO


TSUTSUMI YASUO

(54) ELEMENT RECOGNITION SYSTEM OF ARTWORK DATA IN INTEGRATED CIRCUIT

(57)Abstract:

PURPOSE: To recognize a plurality of active elements based on one cell of the active elements of the artwork data of ICs and LSIs for bipolar operations, by combining the names of the cells and the names of texts at lower levels in a hierarchy, which are included in a common region in alignment with the diffused patterns of the artwork data, and expressing the texts. CONSTITUTION: As the artwork data of an integrated circuit, the name of the kind of each terminal and the names of the cells, which are the rectangular data of the artwork data, are referred, and the circuit is recovered. In this element recognition system, the names of the cells in the lower levels in a hierarchy, which are included in a common region, and the names of texts are combined in alignment with the diffused patterns of the artwork data, and the texts are expressed. A plurality of elements, which are included in one cell, can be recognized. For example, lower hierarchical level cells 7 are nested beneath upper hierarchical level cells 6. When the common region of transistors, which are formed at the hierarchical levels is a collector terminal having a text 8 of a collector 'C', the text is expressed as shown in the Figure.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

19日本国特許庁(JP)

10 特許出願公告

四特 19 許 公 報(B2) 昭63-36553

@int,Cl.4

識別記号 厅内堅理番号 ❷❷公告 昭和63年(1988) 7月20日

G 06 F 15/332

A - 8320 - 5B

発明の数 1 (全7頁)

図発明の名称

並列型パイプライン高速フーリエ変換回路

②特 願 昭57-224675

砂公 图 图59-114675

❸出 顧 昭57(1982)12月21日

❷昭59(1984)7月2日

砂発 明 者

中水流 赿 朗

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

人 顔 出函 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

四代 理 人

弁理士 京谷 24 86

審査官 丹

彲

60参考文献 特開 昭57-134773(JP, A)

「ディジタル信号処理(上)」,第308頁から第315頁,A. V. Oppenheim 他等、伊達 玄訳、コロナ社、昭和53年6月20日初版発行

1

2

砂特許請求の範囲

1 正整数riとriとPとの間でriとPとの積がri に等しく、riとrzとの彼で表されるN個のデータ 点数の離散フーリエ変換を、ri点離散フーリエ変 なつた並列型パイプライン高速フーリエ変換回路 であつて、並列パイプライン処理する1個のri点 離散フーリエ変換回路とP個のr.点雕散フーリエ 変換回路、r12個の大きさのデータの並び換えを 行うコーナターナ回路P個から構成される前段の 10 コーナターナ回路群と、「帰個の大きさのデータ の並び換えを行うコーナターナ回路P個から構成 される後段のコーナターナ回路群、前段の離散フ ーリエ変換出力に乗算するひねり係数を保持する 手段、及び該手段に保持されたひねり係数を乗算 15 連フーリエ変換回路に関する。 するr.個のひわり係数乗算手段を備え、上記1個 のri点離散フーリエ変換回路とP個のrz点離散フ ーリエ変換回路とは、いずれか一方を前段離散フ ーリエ変換段、他方を後段離散フーリエ変換段と して用いると共に、上配P個の前段コーナターナ 20 はr点DFT回路、3Aは後段コーナターナ回路、 回路は全体としてN個の被変換データを入力し、 データの並び換えを行って夫々に個ずつデータを 順次上記前段フーリエ変換段に送り、上記P個の 後段コーナターナ回路は上記前段フーリエ変換段

re個ずつのデータを順次上配後段フーリエ変換段 に送り、上記ri個のひねり係数乗算手段は上記前 段フーリエ変換段から上記P個のコーナターナ回 路を通して上記後段フーリエ変換段に送られるデ 換とr₂点離散フーリエ変換とに分けて行うように 5 ータの夫々に上記ひねり係数を乗算するように構 成されたことを特徴とする並列型パイプライン高 速フーリエ変換回路。

発明の詳細な説明

〔発明の技術分野〕

本発明は、データ処理装置に保り、離散フーリ 工変換 (DFT: Discrete Fourier Transform) を前段の離散フーリエ変換と後段の離散フーリエ 変換の 2 つのステージに分けて、並列パイプライ ン処理に基づいて実行する並列型パイプライン高

〔従来技術と問題点〕

第「図はr×r点並列パイプライン高速フーリ エ変換回路の従来例を示す図である。第1図にお いて、「Aは前段コーナターナ回路、2Aと5A 4 Aはひねり係数乗算器群、6 Aはひねり係数保 特用ROMを示す。

N=r×r(但し、rは正整数)という形式で 表わされるデータ点数の離散フーリエ変換(以下 から送られてきたデータの並び挽えを行つて夫々 25 DFT; Discrete Fourier Transformという) を 広ワイド並列パイプライン処理する方式は、従来 提案されており、その従来方式の例を示したのが 第1図である。

第1図において、前段コーナターナ回路1Aと 後段コーナターナ回路3Aは、データ並び換え回 路であつて、 $N(=r \times r)$ 個の入力データが r個ずつr段にして並べて審費され、コーナターン して出力される。例えば前段コーナターナ回路1 Aにおいて、最下段は右下から左に向って D, 1, 2, …… r-1番のデータが蓄積され、次の 10 【発明の構成】 段は右から左に向かつて r, r+1, ……2r-1 が蓄積され、順次最上段は右から左に向かつて (r-1) r, (r-1) r+1,r²-1 ≥ 0 うようにN個のデータが密積されると、まず第1 のクロックでは 0, r, 2r, ……(r-1) r、 15 リエ変換を、rι点離散フーリエ変換とr2点離散フ 次のクロックでは 1, r+1, 2r+1, ----- (r-1) r+1のように順次コーナターンしてrお きに並べ換えた『個のデータが出力されるもので ある。 r 点DFT回路 2 A は、前段コーナターナ 回路1Aから r 個のデータが送られてくる毎に r 20 個の大きさのデータの並び換えを行うコーナター 点DFTを実行するもので、その出力データが後 段コーナターナ回路3Aに送られる。後段コーナ ターナ回路3Aは、前段コーナターナ回路1Aと 同様に r 点DFT回路 2 Aから送られてきたデー タを蓄酷してコーナターンして出力するものであ 25 に乘算するひねり係数を保持する手段、及び該手 り、「点DFT回路2Aから送られてきたデータ がN個蓄積されると、次のクロックから順次コー ナターンしたデータが後段コーナターナ回路から ひねり係数乗算器群 4 A を通して r 点DFT回路 5 Aに送られる。ひねり係数保持用ROM 6 A 30 他方を後段離散フーリエ変換段として用いると共 は、ひねり係数乗算器群4Aで乗算すべきひわり 係数が格納されている。r点DFT回路5Aでは、 ひねり係数乗算器群4Aを通して r 個のデータが 送られてくる餅に「点DFTを実行し、「個の変 換後のデータを出力する。したがつて、r点 35 ナ回路は上記前段フーリエ変換段から送られてき DFT2Aにおいてェクロックで前段のェ点DFT を実行し、次にェクロツクで後段のェ点DFTを 実行するので、前段コーナターナ回路IAと後段 コーナターナ回路3Aが次のN個のデータも蓄積 されるものである場合には、N点DFTを次々と 40 配後段フーリエ変換段に送られるデータの失々に 連続して髙速に実行することができる。

しかしながら、このような従来の方式では、パ という形式で装わされるデータ点数のN点DFT にしか使用できない。

(発明の目的)

本発明は、上記の考察に基づくものであつて、 $r_1 \times r_2(r_1 = P \times r_2)$ 、但 $\lfloor r_1 \rfloor$ 、 $r_2 \rfloor$ 、P > 1 の整数) の形式で装わされるデータ点数の雕散フーリエ変 5 換を、前段r.点離散フーリエ変換と後段rz点フー リエ変換とに分けて実行する高速フーリエ変換に おいて、同一のクロック周期で動作可能な並列型 パイプライン高速フーリエ変換回路を提供するこ とを目的とするものである。

上記の目的を選成するため、本発明の並列型バ イプライン高速フーリエ変換回路は、正整数元と rzとPとの間でrzとPとの積がriに等しく、riと rgとの役で表されるN個のデータ点数の離散フー ーリエ変換とに分けて行うようになつた並列型バ イプライン高速フーリエ変換回路であつて、並列 パイプライン処理する1個のri点雕散フーリエ変 換回路とP個のr:点離散フーリエ変換回路、r²; ナ回路P個から構成される前段のコーナターナ回 路群と、r³a個の大きさのデータの並び換えを行 うコーナターナ回路P個から構成される後段のコ ーナターナ回路群、前段の雕散フーリエ変換出力 段に保持されたひねり係数を乗算する5個のひね り係数乗算手段を備え、上配1個のri点離散フー リエ変換回路とP個のエュ点離散フーリエ変換回路 とは、いずれか一方を前段離散フーリエ変換段、 に、上記P個の前段コーナターナ回路は全体とし てN個の被変換データを入力し、データの並び換 えを行つて夫々い個ずつデータを順次上記前段フ ーリエ変換段に送り、上記P個の後段コーナター たデータの並び換えを行つて夫々な個ずつのデー タを順次上配後段フーリエ変換手段に送り、上記 ri個のひねり係数乗算手段は上記前段フーリエ変 換段から上記P個のコーナターナ回路を通して上 上記ひわり係数を乗算するように構成されたこと を特徴とするものである。

【発明の実施例】

以下、本発明の実施例を図面を参照しつつ説明

する。

第2図は本発明の1実施例を示す図、第3図は 32点DFTの場合についての本発明の具体的な実 施例を示す図である。図において、1と1'は前 段コーナターナ回路群、1-1ないし1-P、1 ーXと1一Yは前段コーナターナ回路、2はri点 DFT回路、2'は8点DFT回路、3と3'は後段 コーナターナ回路群、3-1ないし3-P、3-Xと3一Yは後段コーナターナ回路、4と4′は ひねり係数東算器群、5はri点DFT回路群、10 うに置き換えられる。 5'は4点DFT回路群、5-1ないし5-Pはra 点DFT回路、5-Xと5-Yは4点DFT回路、 6 はひねり係数供給レジスタを示す。

本発明は、第2図に示すように、ri×ri点(ri =r2×P;r1, r2, P>1なる正整数) 離散フー 25 リエ変換 (DFT ; Discrete Fourier Transform)を行うため、ri点DFTのパイプラ イン幅とrz点DFTのパイプライン幅とが同一と なるように、1個のri点DFT回路2に対してP 個の1点DFT回路5-1ないし5-Pを並列に 20 配置し、さらにri点DFT回路2及びP個のrz点 DFT回路群5へのデータ供給回路として大きさ raの前段コーナターナ回路1-1ないし1-P及 び後段コーナターナ回路3-1ないし3-Pを 夫々並列に配置すると共に、後段コーナターナ回 25 路群3とri点DFH回路群5との間にri個のひわり 係数乗算器群4を配置したものである。このよう に機成することによつて本発用は、パイプライン 全体を同一クロックで動作させるようにしたもの である。以下にDFTの計算式と対応させて第2 30 図に示す回路の動作を説明する。

N(=r,×r₂) 点DFTの定義式は、次の式によ つて与えられる。

$$X(n) = \sum_{k=0}^{N-1} x_0(k) W_N^{nk}$$

 $(n = 0, 1, \dots N-1)$ なお、Wxは次のようなものである。

$$W_{n} = \exp(-\frac{2\pi}{N!}j)$$

上でサンブルされたk番目の値、X(n) は変換 後のデータ、即ち周波盈軸上n番目の値であつ て、夜茶数で与えられるものである。上記の(1)式 において、n=ri×ni+no、k=ri×ki+koとお

くと次の式のように 2次元的表現ができる。

$$X(\mathbf{n}_{1}, \mathbf{n}_{0}) = \sum_{\substack{K_{0} = 0 \\ K_{0} = 0 \\ N_{N}}} \sum_{i=0}^{r_{2}-1} \mathbf{x}_{0}(\mathbf{k}_{i}, \mathbf{k}_{0})$$

$$W_{N}^{(r_{1} \times n_{1} + n_{0}) \times r_{2} \times k_{1} + k_{0}} \cdots (2)$$

但し、
$$n_1 = 0$$
, 1, $\dots \cdot r_2 - 1$
 $n_4 = 0$, 1, $\dots \cdot r_1 - 1$

$$\mathbf{k}_i = 0, 1, \dots, r_i - 1$$

$$k_0 = 0, 1, \dots, r_2 - 1$$

(2)式において、Ww^{G|xD|+n0)×G2×k1+k0}は次のよ

Wateranki +rimiko+ranoki+nokoj

=WNF1r2ntk2WNTIBIKQWNF2nok1WNnoka

そして、N=ri×riであるから、 WNPITZnika = WNNniki

$$=\exp((-\frac{2\pi}{N}j) Nn_1k_1)=1$$

$$W_{N}^{rinlk0} = \exp\left(\left(-\frac{2\pi}{r_{i}r_{s}}j\right)r_{i}n_{i}k_{0}\right)$$

$$W_{N}^{r \ge n \cdot 0 k!} = \exp\left(\left(-\frac{2\pi}{r_1 r_2} j\right) r_2 n_0 k_1\right)$$
$$= W_{N}^{n \cdot 0 k!}$$

と置き換えられる。その結果(2)式は、

$$X(n_{1}, n_{0}) = \sum_{k_{0}-1}^{r_{2}-1} \sum_{k_{1}=0}^{r_{1}-1} x_{\sigma}(k_{1}, k_{0})$$

$$W_{N}^{noki} W_{N}^{noko} W_{r_{3}}^{noko} \cdots$$
....

と置き換えられ、131式に従つて次の3つのステッ プに分解できる。

$$\begin{aligned} \mathbf{x}_{1}(\mathbf{n}_{0}, \ \mathbf{k}_{0}) &= \sum_{\mathbf{k}_{1}=0}^{r_{1}-1} \mathbf{x}_{0}(\mathbf{k}_{1}, \ \mathbf{k}_{0}) \ \mathbf{W}_{N}^{nok_{1}} \\ &\qquad \qquad (\mathbf{n}_{0} = 0, \ 1, \ \cdots r_{1}-1) \qquad \cdots \cdot (4 \\ \mathbf{x}_{2}(\mathbf{n}_{0}, \ \mathbf{n}_{1}) &= \sum_{\mathbf{k}_{0}=0}^{r_{2}-1} (\mathbf{x}_{1}(\mathbf{n}_{0}, \ \mathbf{k}_{0}) \ \mathbf{W}_{N}^{nok_{0}}) \ \mathbf{W}_{r_{2}}^{n_{1}k_{0}} \end{aligned}$$

$$\mathbf{x}_{2}(\mathbf{n}_{0}, \ \mathbf{n}_{1}) = \sum_{\substack{k_{0}=0\\ 0}}^{r_{2}-1} (\mathbf{x}_{1}(\mathbf{n}_{0}, \ \mathbf{k}_{0}) \ \mathbf{W}_{N}^{n_{0}k_{0}}) \ \mathbf{W}_{r_{2}}^{n_{1}k_{0}}$$

$$(\mathbf{n}_{1} = 0, \ 1, \ m_{2}-1) \qquad \cdots$$

35
$$X(n_1, n_0) = x_2(n_0, n_1)$$
(6)

上記の(4)ないし(6)式から明らかなように、(4)式 は、kaを固定するとri点DFTであり、(5)式は、 noを固定するとra点DFTである。即ち、第2図 に示すri点DFT回路 2 が43式のk。= 0, 1, … ここで、xoklは変換されるデータ、即ち時間軸 40 …rx-1に対して夫々ri点DFTを実行するもので ある。そのために前段コーナターナ回路群1は、 N(=r1×r2) 個のデータ列からr2個おきにデータ を取り出し、r.点DFT回路2へr.(=rz×P) 個 のデータを供給するものである。前段コーナター

ナ回路群1のx(0≤x≤P-1)番目の前設コ ーナターナ回路1-1ないし1-9の行列要素 (h, k₀) (但し、0 <h, k₀≤r₂-1) に置かれ るデータの通し番号は、

 $h_1 \times r_1 + r_2 \times x + k_0 = (h_1 P + x) \times r_2 + k_0$ 但し $0 \le h_i P - 1$, $r_i = r_i \times P$ となる。 $0 \le h_i \le r_i - 1$ 、 $0 \le x \le P - 1$ の条件 を考慮すると、 $k_i = h_i P + x = 0 \sim r_i - 1$ となり、 P個の前段コーナターナ回路1-1ないし1-P $tr_1 \stackrel{\cdot}{\wedge} DFT$ に必要な、 $N(=r_1 \times r_2)$ のデータ列 10 ないし5—Pより r_2 組ずつ出力される。 からエュおきにとつたデータエュ個を供給することが できる。例えば前段コーナターナ回路1一1に置 かれるデータの通し番号は、第2図に示す右下か ら左に向かつて0,1,2, …… 1-1となり、 次の上の段の右から左に向かつて r_1 , r_1+1 , … 15 ターナ回路 1-X と 1-Y の出力は、 8 点DFT $r_i + (r_2 - 1)$ 、右下から右上に向かつて0, r_i , 2r., …… (r2-1) r.となる。又前段コーナター ナ回路 1 一 P に置かれるデータの通し番号は、右 下から左に向かつてパーな。パーロナー、……い -1となり、右下から右上に向かつてri-rs, 2r, 20 ナターンした出力は、ひねり係数乗算器群 4'を ーra, ·····rzriーrzとなる。そして、141式におい て、ko=0とした場合には、前段コーナターナ回 路1-1については通し番号0, r1, 2rc, …(r2 - 1) riのデータ、即ちxa(0, 0), xa(P, O), x_o(2P, 0) ······x_o(r₂P--P, 0)、又、前 25 つ合計 8 個ずつのデータが供給され、 4 クロツク 段コーナターナ回路1一Pについては通し番号ri $-r_2$, $2r_1-r_2$, …… $r_2r_1-r_2$ のデータ、即ち x_0 (P -1, 0), $x_0(2P-1, 0)$, $\cdots x_0(r_2P-1,$ 0) がri点DFT回路 2に供給される。そしてri点 DFT回路 2 では、no=0, 1, ……n-1に対 30 では、データ番号 0, 4, 8, 12, 16, 24, 28の して夫々ri点DFTが実行され、その出力xi(0, 0), $x_i(1, 0)$, …… $x_i(r_i-1, 0)$ が後段コ ーナターナ回路群3に供給される。そのうち、例 えば $x_1(0, 0), x_1(1, 0), \dots x_1(r_2-1,$ 0) が後段コーナターナ回路3-1に供給され 35 らのデータの組は、32点DFTを8点DFTと4点 る。このように後段コーナターナ回路群3の天々 の後段コーナターナ回路3―1ないし3―Pに は、ri点DFT回路2の出力、

 $x_1(n_0, k_0); n_0 = 0, 1, \dots r_2 - 1$ $x_1(n_0, k_0); n_0=r_2, r_2+1, \cdots 2r_2-1,$ $k_0 = 0$, 1, $\cdots r_3 - 1$

 $x_1(n_0, k_0)$; $n_0 = (P-1) r_2$, $(P-1) r_2$ +1, $\cdots Pr_2-1k_0=0$, 1, $\cdots r_2-1$ が供給され、これらの出力が各後段コーナターナ 回路3-1ないし3-Pでコーナターンされた 5後、ひねり係数乗算器群4で15団の()内に示さ れるひねり係数Wwikoが乗算される。そして対応 するra点DFT回路5-1ないし5-Pに供給さ れ、(5)式に示されるrx点DFTが実行され、変換 後のデータx2(no, ni) が各rs点DFT回路5-1

32(4×8) 点DFTの場合についての具体的な 実施例を示したのが第3図である。第3図におい て、前段コーナターナ回路群1'に0ないし31の 通し番号の入力データが供給される。 前段コーナ 回路2′の入力端子に第3図示の如く交互に並ぶ 順で供給される。8点DFT回路2'の出力は、後 段コーナターナ回路3-Xと3-Yに供給され る。後段コーナターナ回路3一Xと3一Yのコー 通して4点DFT回路群5′の入力端子に供給され 3.

次に動作を説明する。前後コーナターナ回路! -Xと1-Yのデータ入力端子には、夫々4個ず (クロツク数はコーナターナの大きさにより決ま り、大きさがェであればェクロック)で前段コー ナターナ回路 I ーXと I ーYに計32個のデータが 第3図示の如く蓄積される。そして次のクロツク 8個のデータが出力され、さらに次のクロツクで は、データ番号1, 5, 9, 13, 17, 25, 29の8 個のデータが出力されるというように、順次8個 ずつ、全データが4クロツクで出力される。これ DFTに分解して行う時の8点DFTに供給すべき データ組であり、8点DFT回路2′では、前段コ ーナターナ回路群1′から8個のデータが送られ てくる毎に8点DFTを実行し、変換後のアータ $k_0=0$, 1, $\cdots r_2-1$ 40 が後段コーナターナ回路群 3'に送り込まれる。 4クロックで第3回に示すように32個のデータが 後段コーナターナ回路群3′に蓄積されると、次 のクロックで各後段コーナターナ回路3一Xと3 一丫のデータがコーナターンされて出力され、ひ

9

ねり係数乗算器群4'を通し、ひねり係数が乗算されたデータが4点DFT回路5一Xと5一Yに供給される。このようにして4クロックで8点DFTを実行し、次の4クロックで4点DFTを実行することにより、合計8クロックにより32点DFTを実行することができる。

第3図に示す32点DFTを数式により示すと(3) 式から次のようになる。

$$X(n_1, n_0) = \sum_{k_0 = 0}^{3} \sum_{k_1 = 0}^{7} x_0(k_1, k_0)$$

$$W_0^{nok1} W_1^{nok0} W_0^{nik0}$$

そして、これを(4)ないし(6)式のように3つのス テップに分解すると次のようになる。

$$x_1(n_0, k_0) = \sum_{k_1 = 0}^{7} x_0(k_1, k_0) W_b^{nok1}$$

$$(n_0 = 0, 1, \dots 7)$$

但L W₁=exp(
$$-\frac{2\pi}{8}$$
j),
k₀=0, 1, 2, 3 ····(

$$x_2(n_0, n_1) = \sum_{k_0=0}^{3} (x_1(n_0, k_0) W_{22}^{nok0}) W_4^{nik0}$$

$$(n_1 = 0, 1, 2, 3)$$

但し
$$W_4 = \exp(-\frac{2\pi}{4}j)$$
,

$$W_{32} = \exp(-\frac{2\pi}{32}j)$$

$$n_0 = 0$$
, 1, 7(8)

 $X(n_1, n_0) = x_2(n_0, n_1)$ (9)

上記のステップのうち、第3図に示す8点DFT回路2'では、(7)式において $k_0=0$, 1, 2, 3とした8点DFTが1クロック毎に実行される。そしてその出力に対してひねり係数乗算器群4'で(8)式の()内のひねり係数 W_{32} nokoの乗算が行われる。4点DFT回路5—Xでは、(8)式において $k_0=0$, 1, 2, 3とした4点DFTが4クロックの間に実行され、又、4点DFT回路5—Yでは、(8)式において $k_0=4$, 5, 6, 7とした4点DFTが4クロックの間に実行される。なお、第3図においては、特に(9)式に示す出力データの整列を行つたものは示していない。

なお、ひねり係数乗算器群は、後段コーナター

10

ナ回路群の後方に設ける例を示したが、(5)式から 明らかなように後段コーナターナ回路群の前方に 設けてもよいことはいうまでもない。

又、前段DFTがri点DFT回路、後段DFTがP 5 個のra点DFT回路で実行される構成例を示したが、(3)式から明らかなように、(4)、(5)、(6)式のように分解される3つのステップは、第1のステップとしてra点DFTを実行し、第2のステップとしてri点DFTを実行するようにも分解できる。10 したがつてその場合には当然のことながら、前段DFTが1個のra点DFT回路で実行され、後段DFTが1個のra点DFT回路で実行されるように構成される。


〔発明の効果〕


15 以上の説明から明らかなように、本発明によれば、データ点数がN=ri×ro(ri=Pra、但しrinra, P>1の整数)の形式で表わされるN点DFTを前段ri点DFTと後段rz点DFTとに分けて実行する高速フーリエ変換(FFT; Fast 20 Fourier Transform)において、同一クロック周別で動作させることができ、制御が簡単となり、又、バッフアを設けることなくフーリエ変換を連続して行うことができる。

図面の簡単な説明

25 第1図はr×r点並列型パイプライン高速フーリエ変換回路の従来例を示す図、第2図は本発明の1実施例を示す図、第3図は32点DFTの場合についての本発明の具体的な実施例を示す図である。

30 1と1´…前段コーナターナ回路群、1A, 1 ー1ないし1ーP、1ーXと1ーY…前段コーナ ターナ回路、2Aと5A… r点DFT回路、2… r.点DFT回路、2´…8点DFT回路、3と3´… 後段コーナターナ回路群、3A、3ー1ないし3 35 ーP、3ーXと3ーY…後段コーナターナ回路、4A、4と4´…ひねり係数乘算器群、5…rz点DFT回路群、5一1ないし5ーP…rz点DFT回路、5ーXと5ーY… 4点DFT回路、6A…ひねり係数保持用ROM、6のひねり係数供給レジスタ。





— 255 —